Architecture matérielle d'un système informatique

Introduction

Un système informatique est constitué d'un ensemble coordonné de composants matériels (processeur, mémoires, bus, périphériques) exécutant des logiciels. La compréhension de son architecture éclaire les choix de performance, consommation et sécurité.

Modèle de Von Neumann

Formalisé en 1945 : CPU + mémoire unique + bus commun instructions/données.

Concurrence : architecture Harvard (mémoire programme et mémoire données séparées, plus rapide, utilisée dans les DSP et microcontrôleurs).

Le processeur (CPU)

• UAL (Unité Arithmétique et Logique).
• Unité de contrôle (fetch-decode-execute).
• Registres : PC (Program Counter), SP (Stack Pointer), registres généraux.
• Cache L1/L2/L3 pour accélérer.
• Pipeline (RISC 5 étages), superscalaire, out-of-order.

Jeu d'instructions (ISA)

• CISC (x86-64 Intel/AMD) : instructions complexes.
• RISC (ARM, RISC-V) : instructions simples, pipeline efficace.
• RISC-V : ISA ouverte, adoptée par WD, Nvidia, Alibaba.

Mémoires

Type	Volatile	Vitesse	Usage
Registres	oui	~1 cycle	CPU
Cache SRAM	oui	~5 cycles	Accélération
DRAM (DDR5)	oui	~200 cycles	RAM principale
Flash NAND (SSD)	non	ms	Stockage
HDD	non	10 ms	Stockage bulk
EEPROM	non	µs	Config µC

Bus et interfaces

• PCIe 5.0 : 63 GB/s ×16.
• DDR5 : 6 400 MT/s.
• USB4 : 40 Gbps.
• Thunderbolt 5 : 80 Gbps.

GPU et accélérateurs

• GPU massivement parallèle (CUDA, ROCm) pour IA/graphique.
• NPU intégrés (Apple ANE, Snapdragon NPU) pour IA embarquée.
• FPGA reconfigurables.

Systèmes d'exploitation

• Noyau monolithique (Linux) ou microkernel (QNX, seL4).
• Ordonnancement des tâches, gestion mémoire (paging, MMU), pilotes.
• OS temps réel embarqués : FreeRTOS, Zephyr.

Périphériques

• Entrée : clavier, souris, capteurs.
• Sortie : écran (HDMI 2.1, DisplayPort 2.1), imprimante, enceinte.
• Stockage : SSD NVMe, SD, cloud.
• Réseau : Ethernet, Wi-Fi 6E, 5G.

Enjeux environnementaux et sobriété

• Loi REEN (2021) et référentiel général d'écoconception des services numériques (RGESN 2024).
• Prolongation durée vie matériel, réparation, reconditionnement.
• Choix matériel selon besoin (raspberry vs PC).

Exemple chiffré 1 — performance CPU

Processeur à $f = 1{,}5$ GHz, CPI moyen de 1,8, programme de 4,5 milliards d'instructions :

$t = \frac{N \times \text{CPI}}{f} = \frac{4{,}5 \times 10^9 \times 1{,}8}{1{,}5 \times 10^9} = 5{,}4\ \text{s}$

Passer à 4 cœurs avec 75 % de code parallélisable — loi d'Amdahl :

$S = \frac{1}{(1-p) + p/n} = \frac{1}{0{,}25 + 0{,}75/4} = 2{,}29$

Temps ramené à $5{,}4/2{,}29 = 2{,}36$ s : quadrupler les cœurs ne divise pas le temps par 4.

Exemple chiffré 2 — mémoire et débit

Niveau	Capacité typique	Temps d'accès	Débit
Registres	1 ko	0,3 ns	—
Cache L1	32-64 ko	1 ns	~1 To/s
Cache L3	8-32 Mo	15 ns	200 Go/s
RAM DDR5-5600	8-64 Go	70 ns	44,8 Go/s
SSD NVMe PCIe 4.0	0,5-4 To	50 µs	7 Go/s
HDD 7200 tr/min	1-20 To	8 ms	0,2 Go/s

Rapport d'accès RAM/SSD ≈ 700 ; SSD/HDD ≈ 160. D'où l'intérêt vital du cache : un taux de succès de 95 % avec 1 ns (cache) et 70 ns (RAM) donne un temps moyen $0{,}95 \times 1 + 0{,}05 \times 70 = 4{,}5$ ns, soit 15× plus rapide que la RAM seule.

Exemple chiffré 3 — choix d'une cible embarquée

Cible	Cœur	Fréq.	RAM	Conso	Usage
ATmega328P	AVR 8 bits	16 MHz	2 ko	20 mA	E/S simples
STM32F4	Cortex-M4	168 MHz	192 ko	50 mA	Asservissement, DSP
ESP32-S3	Xtensa 2 cœurs	240 MHz	512 ko	80-240 mA	IoT Wi-Fi/BLE
Raspberry Pi 5	Cortex-A76 ×4	2,4 GHz	4-8 Go	800 mA-5 A	Vision, Linux

Pour un asservissement à 1 kHz avec FFT 256 points, le STM32F4 (FPU + DSP) suffit ; le Pi apporte un OS mais introduit une latence non déterministe.

Points-clés à retenir

• Performance = fréquence et architecture (CPI, cache, parallélisme) : la fréquence seule ne dit rien.
• La hiérarchie mémoire est un compromis capacité / vitesse / prix, gouverné par le principe de localité.
• Le choix d'une cible se justifie par le triplet puissance de calcul / consommation / périphériques nécessaires.